Если буфер сдвигающийся указатель на вершину может быть фиксированным.
Это равносильно его отсутствию. Однако, если мы подкладывать данные с другой стороны стека,
без указателя не обойтись.

Вот я и предлагаю маленький стек сделать вершиной большого.

Да, приблизительно так, хотя можно и (немного) по другому - тут уместно говорить "злосчастная свобода".

Мне кажется, для любого неоформившегося проекта основное - избавиться от некоторых ... иллюзий. Т.е. для данного случая нужно, пожалуй, решить - можно ли достичь, что будет только 1 форт с хитро пересекающимися стеками или всё же 2, думается, нужно смириться, что это 2 форта. Это, по крайней мере, избавляет от необходимости подстраивать взаимодействие стеков под каждую стадию развития проекта; то есть, тут нежелательно сохранять неявную надежду на то, что это всё-таки один форт, только из 2 слоёв.
Альтернатива - подгрузка и свопинг - тогда стек один, немного сложнее железо.

Ничего, видимо, не мешает сделать "форт-процессор со стеком в памяти". Тогда стоит всё-таки задаться вопросом, а нужен ли при этом второй, "железный" стек. Если от него избавиться, форт вновь только один

Перебрав эти три варианта, можно найти хорошее решение.

Я всё-таки рекомендую "редуцированный" форт. Он оставляет больше возможностей и вариантов, в том числе позволяя, если вдруг что-то со скоростью, реализовать некоторые свои части в железе, не меняя принципиально алгоритм и не трогая другие куски

Я понял. Не нужно объединять верхний и нижний форт.
Нижний - это по сути ассемблер. И попытка их объединения равносильна попытке объединить ассемблер с языком высокого уровня.

Кроме того случай многоядерного варианта - это не вариант работы десятка мастеров. Это работа одного мастера и десятка подчиненных. Короче - это бригада, которой надо давать одно задание и только бригадир будет распределять, кто и какое дело из этого задания будет делать.
В многоядерном процессоре - один процессор - мастер, остальные - подчиненные. И не важно, что схема симметрична, и логически мастера не определить. Просто назначу его.
Мастер "умеет все", и он отдает подчиненным задания - инструкции (указывает, какие программы на нижнем форте исполнять), а вот мастеру указы выдает программист.

Короче, осталось за малым - заставить всю эту шоблу правильно работать. А по какому пути идти
мне теперь уже ясно. Первое ядро - мастер - на нем работает верхний форт, с помощью которого производится управление всей системой. Остальные ядра - подчиненные первому - выполняют части кода мастера (память то общая!), которые он же им и выдает на исполнение.

Для минимизации использования ассемблера придется применять оптимизатор.

О ужыс то... Блин, надо срочно придумывать страховку от землетрясений в Питере...

Прямо обреченность какая-то. "Придется"

Одно из 3х : или больше ассемблера или оптимизатор
или теряем в быстродействии

Второй пункт в пролете... Потому что прибор должен работать, а не оптимизировать...
Третий тоже неинтересен, остается ассемблер.
Тем более, что он Форт, так что, что было, с тем и остались.

USA Патент на Форт процессор от Мура (91г)
http://www.everypatent.com/comp/pat5319757.html

Надеюсь, это не намек на то, что форт-процессоры делать нельзя? Кстати, даже по тексту патента видны многие вещи, которые легко обходятся формально.

P.S. Языки программирования не патентуются. Аналогично, нельзя запатентовать сразу целый класс устройств, зафиксировав только то, что они "выполняют такой-то язык программирования".

вот тут с рисунками: http://www.google.com/patents/US5319757.pdf

Целочисленный стек форт-процессора можно аппаратно обьединить со стеком параметров, используя своппинг.

Пусть быстрый стек на кристалле состоит из трёх частей A, B и C (дно). В нормальной ситуации процессор работает с быстрой памятью B (а также C, если счётчик выгрузок 0). Арифметика Форта и форт-процессора могут совпадать. Не играет роли, есть ли регистровый кэш вершины стека.

Когда части B и C заполнились, вершина аппаратного стека поднялась в верхнюю часть A. Сразу включается аппаратный свопинг. Часть C становится недоступной и выгружается во внешнюю память. Выгрузкой может заняться DMA или схема с низким приоритетом, когда внешняя шина другими частями процессора не используется. После выгрузки области памяти стека сдвигаются (а счётчик выгрузок увеличивается) — освободившееся C становится новым A.

Процесс выгрузки можно прервать, если вершина стека опускается в C. И наоборот, при переполнении A ядро можно приостановить до полной выгрузки C, подняв её приоритет. Аналогично строится схема загрузки A из внешней памяти при опускании стека в C (когда счётчик выгрузок больше 0).

Каждая из частей A, B и C может содержать несколько страниц, чтобы поддерживать более тонкую настройку своппинга. Самая же примитивная система — прерывания по исчерпанию и переполнению стека, обработчики которых эмулируют бесконечный стек с помощью DMA. Кольцевой сдвиг A, B и C надо реализовать аппаратно. Эти обработчики могут работать в своём крохотном стеке D, либо прерывание вызывается сразу по переполнению части B.

Конечно, в высокоуровневых PICK и ROLL надо будет предусмотреть ветвления на случай обращения к выгруженной области стека.

С другой стороны, реальный стек Форта не такой уж и большой. Его вполне можно разместить на кристалле полностью или сделать своппинг стека из регистровой памяти в выделенный кэш L1, без занятия шины.

Хм, это смотря что делать.
А если операции с множествами на стеке?
Тут и 20 ячеек будет мало.

Зависит от того, сколько регистрового ОЗУ можно сделать прямо на камне в 2019 году. В RISC-процессорах бывает много регистров. При стековой адресации команды обычно нульадресные, поэтому номера регистров стека занимать разряды инструкции не будут. Если 4К элементов стека нельзя потянуть в регистрах, их делается по максимуму и свопимся в «кэш L1». Куда точно можно засунуть весь стек параметров высокого уровня. Быструю оперативную память L1 (близкую к процессору и доступную лишь для выгрузки и загрузки регистров стека) традиционно назовём «кэшем», хотя при этом подходе у нас там весь «глубокий» стек (внешняя память под стек не потребуется), в регистрах находится лишь его верхушка.

В любой реализации этой схемы будет трансляция номеров регистров. Например, у нас 32 регистра стека SR31–SR0, разбитых физически на четыре блока: Афиз (SR31–SR24), Bфиз1 (SR23–SR17), Bфиз2 (SR16–SR8) и Cфиз (SR7–SR0). Им соответствуют четыре страницы A, B1, B2 и C — регистровые блоки адресуются через таблицу страниц, состоящую из четырёх элементов по 2 бита каждый (выбор блока, где хранится каждая из страниц).

Два старших бита внутреннего 5-битного SP выбирают страницу, а три нижних — конкретный регистр. То есть адресуемые указателем SP регистры R0–R7 (страница C) могут физически быть хоть Cфиз, хоть Aфиз или Bфиз1, Bфиз2 — в зависимости от нулевого элемента таблицы страниц. Такой подход упрощает кольцевой сдвиг страниц при своппинге.

Также, в самой простой реализации, есть 5-битные регистры-ограничители (или прошитые константы) SPmin и SPmax. При выходе SP за эти пределы генерируется прерывание. На SPmin схема может быть чуть сложнее и учитывать счётчик выгрузок — если он равен 0 (в кэш L1 ничего из регистрового стека ещё не выгружалось), исчерпание регистрового стека не приводит к загрузке более глубокой страницы стека из L1.

Аппаратно оптимизирована выгрузка нижней страницы регистрового стека C (R0–R7) в кэш стека L1, а также загрузка верхней страницы A (R31–R24, станет дном регистрового стека после кольцевого сдвига) из этого же кэша. Когда прерывание завершило такую выгрузку или загрузку одного блока регистров стека из кэша L1 (при более производительной реализации этот обмен регистрового блока с L1 происходит в фоне, тормозя ядро лишь при необходимости), оно меняет не только счётчик выгрузок, но также таблицу страниц и содержимое SP, чтобы поддерживать иллюзию непрерывного внутреннего стека размером с L1 + 32 (это максимум, но минимум больше L1). Команды ассемблера и примитивов будут работать в большом стеке параметров Форта. Парадокс, мучавший в своё время WingLion, решён.

До кучи кину ссылку на другую свою разработку — аппаратное умножение BCD-чисел. Его основа — школьная таблица умножения 10×10, реализованная в виде ПЗУ. Опять же, это голый алгоритм в ожидании «железячника», кто его захочет закодировать в VHDL.

https://pmk.arbinada.com/ru/node/1337

В идеале Форт-процессор со встроенным стеком и аппаратной BCD-арифметикой может оказаться весьма производительным, при малой тактовой частоте и потреблении. Идеален для моих любимых ПМК и, возможно, пригодный не только для них.