Ну, многозадачности тут нет. И динамического выделения памяти кода тоже нет. При 18-битной команде адресуемое пространство 32 кслова. Этого более чем достаточно.

Перемещаемый код в "пико-ядре"????

У /me складывается сильное впечатление, что многие читают самый последний пост и отвечают что-то свое.

по какой причине выбрана различная разрядность стеков? к тому же не кратная 8(


что такое nip ? или просто неудачно сгруппированы комманды?

зачем две команды 2* 2/ - не лучше ли lshft rshift или shift который понимает знак?

какой смысл в inport outport? зачем добавлять еще одно адресное пространство?

какие у процессора есть регистры?

опять же не понятно почему выбрана такая маленькая разрядность данных?
по-моему оптимально было бы 12 бит выбирать как для стеков данных, так и для стека возвратов.
и еще, если речь идет о форт-процессоре, то явно не хватает команд обмена данными между стеками... что не есть гут 8(

ну и еще, где можно на это чудо посмотреть? есть ли возможность увидеть HDL проект и какое-нибудь "внутреннее" описание архитектуры?

По разрядности того, что там лежит.
Стек данных - процесор 8-битный, поэтому для данных и отводится 8 бит.
Стек возвратов - адресное пространство 64 ячейки - помещается в 6 бит.
Стек циклов - там лежит адрес возврата, нижняя граница, верхняя граница - итого 22 бита.


nip ( a b -- b )
Число "a" помещается в служебный регистр, из которого вытаскивается командой temp>.
Последовательность команд nip temp> эквивалентна команде swap. Swap не вписывается в общую концепцию, т.к. работает сразу с 2 ячейками стека, а в один момент можно переписать только одну ячейку. Поэтому команда swap и была разбита на последовательность nip temp>.


lshift, rshift - это которые на произвольное число бит сдвигает?
Если да, то они сильно увеличат требование ядра к ресурсам ПЛИС.


Для общения с "периферией" на кристале.
В ядре есть ноги t_addr, t_dout, t_we, t_din.
Каждому модулю присвоен свой адресс.
"data addr outport" пишет по адрессу addr данные.
"addr inport" читает.


Кроме регистра "temp" никаких.


По-моему для сопроцессора должно хватить. К тому же разрядность всегда можно увеличить.


Разрядность всех стеков разная.


Пока все в процесе разработки. Через пару недель, после того как все приведу в более-менее нормальный вид, возможно куда-нибудь и выложу.

Команды сгрупированы по тому, что делают со стеком.
Т.е. берут 2 числа, записывают 1.
Берут 2 числа, ничего не записывают и т.д...

собственно, почему выбрана такая разрядность данных\адресов?


вот одно ко второму я и спрашивал почему выбрана разная разрядность и нет методов обмена данными между стеками 8( потому как это очень неразумно, по-моему.
Лучше уж пускай биты не используются, чем отсутствует такая возможность(опять же, по-моему


нуу, не так уж и сильно для 8-то бит, но ответ понятен.


я так понимаю, влияние архитектуры процессоров интеля наблюдается?
просто дополнительное адресное пространство мне кажется излишне, впрочем как и Гарвардская архитектура для Форт-процессора,,, но это мое личное убеждение.


гм, ну TOP RTOP IP точно есть


не совсем понятно, что подразумевается под понятием "сопроцессор" и для чего он может быть предназначен.

это стоило указать, так как получилось, что + - and or xor nip - арифметика и логика что меня и удивило

Сильно - будет barrel shifter. Ему в таком чипе делать совершенно нечего.

Это не интел, это обычная синхронная архитектура. От стробов народ давно отошел, асинхронность в маленьком скоростном чипе - залог нестабильности на электрическом уровне. Чем больше адресных пространств будет - тем лучше, эффективнее используется пропускная способность кристалла. Гарвардская архитектура имела тот недостаток, что требовала много выводов корпуса, что в эпоху DIP40 было нереально.

ну и 2* тоже не очень нужен, так как: DUP + - заменяет запросто lshift
а если какие и нужны сдвиги, так это циклические.
И еще не понятно, как быть с флагами?

А сдвиг на один бит как раз очень просто делается.

В простом периферийном контроллере с маленькой памятью? Да ничего такого там не надо.

ладно, просто было и есть интересно, как оно, что и почему
насчет перефирийного контроллера не понял 8(
маленькая память - мне понятно, но слишком маленькое адресное пространство тоже не понятно 8(
в чем выигрыш при двух битах разницы разрядности?
проигрыш в отсутсвии возможности переноса данных между стеками меня пугает Ж8-О

В конкретных ПЛИС-ах имеются конкретные ресурсы.
Когда адрес 8 бит в данную ПЛИС не влазит, а 6 бит влазит - тогда и появляется разница.

Периферийный контроллер - это процессор, решающий задачу дергания ножками внешнего устройства, или перепаковки каких-то данных. Ему не надо много памяти программ, не нужны навороченные команды одноразового использования. Просто "чтобы работало". К тому же 1 августа началось обучение, 9-го я дочитал свой курс, а 27-го уже подведение итогов. А процессор - уже есть...

Угу, и уже есть слово "ГрузисьПоШнурку" в кварке.

Условных переходов не будет?