Автор |
Сообщение |
|
|
Заголовок сообщения: |
|
|
|
тема не померла, а просто переехала сюда: [url=http://fforum.winglion.ru/viewtopic.php?t=2291][b][VHDL] И снова форт-процессор (все тот же самый)[/b][/url]
|
|
|
|
Добавлено: Чт окт 15, 2009 06:47 |
|
|
|
|
|
Заголовок сообщения: |
|
|
|
Что-то все-таки есть в VHDL такое, чего нет в AHDL...
Ковырял сегодня свой проц на VHDL...
Кажется, заставил работать... (не все еще проверил, поэтому не утверждаю окончательно)
Что-то получается...
Завтра буду его гонять на симуляторе и, надеюсь, он заработает окончательно, а тогда можно будет и код выложить.
Что-то все-таки есть в VHDL такое, чего нет в AHDL...
Ковырял сегодня свой проц на VHDL...
Кажется, заставил работать... (не все еще проверил, поэтому не утверждаю окончательно)
Что-то получается...
Завтра буду его гонять на симуляторе и, надеюсь, он заработает окончательно, а тогда можно будет и код выложить.
|
|
|
|
Добавлено: Вс сен 27, 2009 00:19 |
|
|
|
|
|
Заголовок сообщения: |
|
|
|
WingLion писал(а): код VHDL не привожу, пока он не оттестирован, а то еще, может быть, там глюка кучов...
Данный код ушел в корзину, ибо даже близко не стоял рядом с AHDL-ным по работоспособности...
[quote="WingLion"]код VHDL не привожу, пока он не оттестирован, а то еще, может быть, там глюка кучов...[/quote]
Данный код ушел в корзину, ибо даже близко не стоял рядом с AHDL-ным по работоспособности...
|
|
|
|
Добавлено: Пн июн 22, 2009 19:12 |
|
|
|
|
|
Заголовок сообщения: |
|
|
|
Кажется я понял, почему с VHDL смешанное проектирование (HDL + Shematic) лучше, чем чисто HDL...
Потому что использование иерархии в VHDL затруднено необходимостью впихивать кучу "лишнего" текста,
подобие которого в AHDL, например, создается автоматом и в AHDL это впихивание заменяется одной строчкой с include в начале исходника.
Кажется я понял, почему с VHDL смешанное проектирование (HDL + Shematic) лучше, чем чисто HDL...
Потому что использование иерархии в VHDL затруднено необходимостью впихивать кучу "лишнего" текста,
подобие которого в AHDL, например, создается автоматом и в AHDL это впихивание заменяется одной строчкой с include в начале исходника.
|
|
|
|
Добавлено: Сб фев 14, 2009 22:07 |
|
|
|
|
|
Заголовок сообщения: |
[VHDL vs AHDL] на примере 4-хбитного процессора |
|
|
итак, схему 4-хбитного процессора на VHDL я доделал (но еще не оттестировал)
Схема получилась другая, ибо мысль на месте не топчется, а движется вперед, но заложенная функциональность процессора та же самая.
Изменения коснулись способа отработки команд @ и !, для которых в VHDL-ном варианте не занимаются лишние КОП-ы, в результате, появились две резервных команды.
Результат для 16 бит процессора, с глубиной стеков 8 таков:
для EP2C20F484C7
1. VHDL занятый объем -- 626LE (343 тригера), 2 встроенных умножителя 9x9 бит, 53 вывода. Частота 118MHz.
2. AHDL занятый объем -- 816LE (310 тригеров), 2 встроенных умножителя 9x9 бит, 53 вывода. Частота 97MHz.
код VHDL не привожу, пока он не оттестирован, а то еще, может быть, там глюка кучов...
итак, схему 4-хбитного процессора на VHDL я доделал (но еще не оттестировал)
Схема получилась другая, ибо мысль на месте не топчется, а движется вперед, но заложенная функциональность процессора та же самая.
Изменения коснулись способа отработки команд @ и !, для которых в VHDL-ном варианте не занимаются лишние КОП-ы, в результате, появились две резервных команды.
Результат для 16 бит процессора, с глубиной стеков 8 таков:
для EP2C20F484C7
1. VHDL занятый объем -- 626LE (343 тригера), 2 встроенных умножителя 9x9 бит, 53 вывода. Частота 118MHz.
2. AHDL занятый объем -- 816LE (310 тригеров), 2 встроенных умножителя 9x9 бит, 53 вывода. Частота 97MHz.
код VHDL не привожу, пока он не оттестирован, а то еще, может быть, там глюка кучов...
|
|
|
|
Добавлено: Вт фев 10, 2009 03:45 |
|
|
|
|